Đây là một sáng kiến mang tính biểu tượng nhằm thúc đẩy hợp tác giữa Nhật Bản và Hàn Quốc trong ngành công nghiệp này.

Theo đó, cơ sở mới sẽ tiêu tốn hơn 30 tỷ Yên (222 triệu USD), dự kiến đặt tại Yokohama, phía tây nam Tokyo, cũng là nơi đặt trụ sở hiện tại của Viện Nghiên cứu và Phát triển Samsung Nhật Bản. 

Samsung là hãng sản xuất chip bộ nhớ lớn nhất thế giới, trong khi Nhật Bản là nhà sản xuất hàng đầu vật liệu cơ bản trong bán dẫn, chẳng hạn như tấm wafer và các thiết bị đúc.

Cơ sở mới đặt mục tiêu đi vào hoạt động kể từ năm 2025. Samsung đang tìm cách tận dụng các khoản trợ cấp có tổng trị giá hơn 10 tỷ Yên cho lĩnh vực bán dẫn của chính phủ Nhật Bản đưa ra.

Động thái của công ty giá trị nhất Hàn Quốc có thể thúc đẩy sự hợp tác nhiều hơn giữa ngành công nghiệp bán dẫn của hai nước.

Khoản đầu tư này diễn ra sau mối quan hệ hợp tác mới giữa Seoul và Tokyo, dưới sự lãnh đạo của Tổng thống Hàn Quốc Yoon Suk Yeol và Thủ tướng Nhật Bản Fumio Kishida. Hai nhà lãnh đạo dự kiến gặp nhau bên lề hội nghị thượng đỉnh G7 tại Hiroshima vào tuần tới.

Đối thủ cạnh tranh hàng đầu của Samsung, TSMC cũng đã đầu tư lớn vào Nhật Bản vào năm 2021, nhằm đa dạng hóa cơ sở sản xuất của công ty trong bối cảnh lo ngại về việc tập trung sản xuất chip quá mức ở Đài Loan. TSMC cũng duy trì một cơ sở nghiên cứu và phát triển ở Tsukuba, phía đông bắc Tokyo.

Nhật Bản từng dẫn đầu toàn cầu về sản xuất chip nhớ, đang cố gắng xây dựng lại cơ sở sản xuất của mình bằng cách thu hút đầu tư nước ngoài. TSMC và Micron Technology là những nhà đầu tư nước ngoài lớn tại Nhật Bản và đã nhận được trợ cấp từ chính phủ.

Cơ sở mới của Samsung sẽ tập trung vào khâu cuối của quá trình sản xuất chất bán dẫn, cụ thể là đóng gói các tấm wafer đã được tích hợp bảng mạch vào thành phẩm cuối cùng (back-end).

Theo truyền thống, R&D tập trung vào giai đoạn đầu của quy trình sản xuất nhằm thu nhỏ tối đa các mạch điện. Song, nhiều người cho rằng có giới hạn với việc thu nhỏ hơn nữa và trọng tâm sẽ chuyển sang cải thiện quy trình phụ trợ, chẳng hạn như xếp chồng các tấm bán dẫn thành nhiều lớp để tạo ra những con chip 3D.